ĐẠI HỌC QUỐC GIA TP HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA

BÁO CÁO BÀI TẬP LỚN

MÔN KIẾN TRÚC MÁY TÍNH (EE3203)

MILESTONE 2:

Design of a Single Cycle RISC-V Processor

Lớp- Nhóm: L01-27

Giao viên hướng dẫn: TRẦN HOÀNG LINH

HK251

Thành phố Hồ Chí Minh – 11/2025

BÁO CÁO PHÂN CÔNG NHIỆM VỤ VÀ KẾT QUẢ

STT	Họ và tên	MSSV	Nhiệm vụ	Kết quả (%)
1.	Đoàn Phú Sơn	2312957		100%

MỤC LỤC

1. Giới thiệu.....3
2.Thiết kế.....3
2.1. Tổng quan.....3
2.2. ALU.....4
2.3 BRC.....6
2.4 Regfile.....8
2.5 Memory.....10
2.6 LSU.....11
2.7 Control Logic.....14
2.8. Single_cycle.....16
3.Kết quả trên sever.....16
3.1. Chạy ISA test.....16
3.2. Chạy wave.....17
4. Quartus.....18

1. Giới thiệu

Trong khuôn khổ môn học EE3203 - Kiến trúc Máy tính, Milestone 2 đặt ra mục tiêu cốt lõi là thiết kế và triển khai một bộ xử lý RISC-V đơn chu kỳ. Nhiệm vụ này là cơ hội để sinh viên củng cố kiến thức nền tảng về ngôn ngữ mô tả phần cứng SystemVerilog và hiểu biết sâu sắc về tập lệnh RV32I.

Bộ xử lý được thiết kế tuân thủ theo tập lệnh ISA RV32I, ngoại trừ các lệnh FENCE. Một yêu cầu quan trọng của thiết kế là khả năng giao tiếp với các thiết bị ngoại vi bên ngoài, bao gồm đèn LED (đỏ, xanh) và công tắc (switches), thông qua cơ chế I/O ánh xạ bộ nhớ (memory-mapped I/O). Về kiến trúc bộ nhớ, bộ xử lý sử dụng hai mô hình bộ nhớ phần tử logic riêng biệt: một bộ nhớ chỉ đọc cho lệnh (instruction memory) và một bộ nhớ đọc-ghi cho dữ liệu (data memory). Báo cáo này sẽ trình bày chi tiết về chiến lược thiết kế đã áp dụng, quy trình kiểm thử và đánh giá kết quả đạt được.

2.Thiết kế

2.1. Tổng quan

Thiết kế tổng thể của bộ xử lý đơn chu kỳ (Single-Cycle Processor) bao gồm các module chính:

- **PC (Program Counter):** Bộ nhớ chỉ đọc, lưu trữ các lệnh của chương trình.
- **Regfile (Register File):** Khối thanh ghi chứa 32 thanh ghi 32-bit, với hai cổng đọc không đồng bộ và một cổng ghi đồng bộ.
- **ImmGen (Immediate Generator):** Tạo ra các giá trị tức thời (immediate) từ lệnh.
- **ALU (Arithmetic Logic Unit):** Thực hiện các phép toán số học và logic.
- **BRC (Branch Comparison Unit):** So sánh hai giá trị thanh ghi để xác định kết quả của lệnh rẽ nhánh.
- **LSU (Load-Store Unit):** Quản lý các hoạt động đọc/ghi dữ liệu từ bộ nhớ và các thiết bị ngoại vi I/O qua cơ chế memory-mapped.
- **ControlUnit:** Tạo ra tất cả các tín hiệu điều khiển cần thiết cho các khối khác dựa trên mã lệnh (opcode).

Dưới đây là sơ đồ thiết kế tổng thể của bộ đơn xử lý chu kì (Single-Cycle Processor):



Figure 1: Single Cycle Processor

2.2. ALU

Khối ALU chịu trách nhiệm thực thi một loạt các phép toán số học và logic được định nghĩa bởi tập lệnh RV32I. Nó hỗ trợ các hoạt động cho cả lệnh R-type và I-type như ADD, SUB, SLT, SLTU, XOR, OR, AND, SLL, SRL, và SRA.

Dưới đây là bảng đặc tả cho khối ALU:

Tín hiệu	**Độ rộng**	**Cổng**	**Đặc tả**
i_op_a	32	input	Toán hạng đầu tiên cho các hoạt đông ALU
i_op_b	32	input	Toán hạng thứ hai cho các hoạt động ALU.
i_alu_op	4	input	Tín hiệu điều khiển xác định phép toán sẽ được thực hiện.
o_alu_data	32	output	Kết quả của phép toán ALU.

Thiết kế:


i_op_a
i_op_b
o_xor
o_and
o_or
i_op_b_b
i_mnt
i_alu_op[2]
i_alu_op[1]
i_alu_op[0]
i_alu_op[3]
c_mnt


i_op_a
i_op_b_b
i_mnt
A
F. A
C 32bit
S
C
S[31]
C[30]
C[31]
slt
C[31]
sltu


i_op_a
i_op_b[0]
i_op_b[1]
i_op_b[2]
i_op_b[3]
i_op_b[4]
S0
S1
S2
S3
32
sll
sra
slt_32bit



Sơ đồ mạch khối ALU



2.3 BRC

Khối này chịu trách nhiệm so sánh giá trị của hai thanh ghi để xác định kết quả của các lệnh rẽ nhánh. [112] Nó phải có khả năng xử lý cả so sánh có dấu và không dấu, và do đó cần một tín hiệu bổ sung để xác định đầu ra. [113] Lưu ý: Hạn chế sử dụng các toán tử SystemVerilog tích hợp sẵn cho phép trừ (-), so sánh $(<,>)$, dịch chuyển (<, >, và >>>>), nhân ( ), chia (/), modulo (%), và các toán tử không tổng hợp được khác trong thiết kế, ngoại trừ mục đích kiểm chứng.

Dưới đây là bảng đặc tả cho khối BRC:

Tín hiệu	Độ rộng	Cổng	Đặc tả
i_rs1_data	32	input	Dữ liệu từ thanh ghi thứ nhất
i_rs2_data	32	input	Dữ liệu từ thanh ghi thứ hai
i_br_un	1	input	Chế độ so sánh (1 nếu có dấu, 0 nếu không dấu)
o_br_less	1	output	Ngõ ra là 1 nếu rs1<rs2
o_br_equal	1	output	Ngõ ra là 1 nếu rs1=rs2

Thiết kế:

Ở đây em thiết kế o_br_less giống như lệnh SLT và SLTU ở bộ ALU và em kết hợp thêm với 1 con mux để chọn tín hiệu mong muốn. Còn ở o_br_equal em sẽ đi XOR 2 thanh ghi và OR từng bit kết quả của chúng với nhau, kết quả sẽ là bù của tổng OR



Sơ dồ mạch:



2.4 Regfile

Triển khai một file thanh ghi với 32 thanh ghi, mỗi thanh ghi rộng 32-bit. File thanh ghi phải có hai cổng đọc và một cổng ghi, với thanh ghi 0 luôn đọc là không. Tương tự, sinh viên phải thiết kế hai mô hình bộ nhớ giống hệt nhau sử dụng các phần tử logic. Với mục đích minh họa cách bộ xử lý đơn chu kỳ hoạt động, hai mô hình này là đọc không đồng bộ, nhưng ghi đồng bộ.

Dưới đây là bảng đặc tả cho khối Regfile:

Tín hiệu	**Độ rộng**	**Cổng**	**Đặc tả**
i_clk	1	input	Chân Clock
i_reset	1	input	Chân Reset, hoạt động ở mức thấp
i_rs1_addr	5	input	Địa chỉ thanh ghi nguồn thứ nhất
i_rs2_addr	5	input	Địa chỉ thanh ghi nguồn thứ hai
o_rs1_data	32	output	Dữ liệu từ thanh ghi nguồn thứ nhất
o_rs2_data	32	output	Dữ liệu từ thanh ghi nguồn thứ hai
i_rd_addr	5	input	Địa chỉ thanh ghi đích
i_rd_data	32	input	Dữ liệu để ghi vào thanh ghi đích
i_rd_wren	1	input	Chân cho phép thanh ghi đích

Thiết kế:

Ở đây các thanh ghi đồng bộ(chung xung Clock), hình sau thể hiện RS1 và tương tự với RS2


Decoder 5 → 32
In
Y0
Y1
Y31
En
Data
Data
Data
0
1
2
o_ram_data
i_ram_addr
(tương tự với RS2)
chung clock (đồng bộ)

Sơ đồ mạch


Activate Windows
Go to Settings to activate Windows.



2.5 Memory

Dưới đây là bảng đặc tả cho Memory:

Tín hiệu	**Độ rộng**	**Cổng**	**Đặc tả**
i_clk	1	input	Chân Clock
i_reset	1	input	Chân Reset, hoạt động ở mức thấp
i_addr	?	input	Địa chỉ cho hoạt động đọc và ghi
i_wdata	32	input	Ghi dữ liệu
i_bmask	4	input	Byte mask (1 là cho phép, ngược lại là 0)
i_wren	1	input	Cho phép ghi (1 là ghi, 0 là đọc)
o_rdata	32	output	Đọc dữ liệu

Thiết kế:

2.6 LSU

Trong các ứng dụng thực tế, một bộ xử lý giao tiếp với các thiết bị ngoại vi để truyền dữ liệu hoặc nhận dữ liệu thông qua việc triển khai một hệ thống ngõ vào/ngõ ra (I/O). Các thiết bị ngoại vi phổ biến bao gồm LED, LCD và công tắc, cùng nhiều thiết bị khác. Những thiết bị ngoại vi này về cơ bản hoạt động như một dạng "bộ nhớ" hoặc "thanh ghi". Ví dụ, khi một thanh ghi 32-bit được liên kết với một bộ 32 đèn LED, việc lưu dữ liệu vào thanh ghi đó sẽ dẫn đến việc điều khiển trạng thái của mảng LED. Ánh xạ bộ nhớ là một phương pháp chiến lược được sử dụng để tổ chức bố cục của bộ nhớ với các vùng bộ nhớ khác nhau phục vụ các chức năng cụ thể.

Dưới đây là bản đồ bộ nhớ và các địa chỉ ranh giới thanh ghi của một số thiết bị ngoại vi của STM32F030:

Bus	Boundary address	Size	Peripheral
-	0x4800 1800 - 0x5FFF FFFF	~384 MB	Reserved
AHB2	0x4800 1400 - 0x4800 17FF	1 KB	GPIOF
	0x4800 1000 - 0x4800 13FF	1 KB	Reserved
	0x4800 0C00 - 0x4800 0FFF	1 KB	GPIOD
	0x4800 0800 - 0x4800 0BFF	1 KB	GPIOC
	0x4800 0400 - 0x4800 07FF	1 KB	GPIOB
	0x4800 0000 - 0x4800 03FF	1 KB	GPIOA
-	0x4002 4400 - 0x47FF FFFF	~128 MB	Reserved
AHB1	0x4002 3400 - 0x4002 43FF	4 KB	Reserved
	0x4002 3000 - 0x4002 33FF	1 KB	CRC
	0x4002 2400 - 0x4002 2FFF	3 KB	Reserved
	0x4002 2000 - 0x4002 23FF	1 KB	FLASH Interface
	0x4002 1400 - 0x4002 1FFF	3 KB	Reserved
	0x4002 1000 - 0x4002 13FF	1 KB	RCC
	0x4002 0400 - 0x4002 0FFF	3 KB	Reserved
	0x4002 0000 - 0x4002 03FF	1 KB	DMA

Bộ nhớ Dữ liệu truyền thống được thay thế bằng (và đặt vào) Khối Load-Store (LSU), khối này sẽ xử lý các hoạt động dữ liệu và các tác vụ liên quan đến I/O.



Dưới đây là bảng ánh xạ bộ nhớ và bảng đặc tả LSU:

Base address	Top address	Mapping
0x1001_1000	0xFFFF_FFFF	(Reserved)
0x1001_0000	0x1001_0FFF	Switches *(required)*
0x1000_5000	0x1000_FFFF	(Reserved)
0x1000_4000	0x1000_4FFF	LCD Control Registers
0x1000_3000	0x1000_3FFF	Seven-segment LEDs 7-4
0x1000_2000	0x1000_2FFF	Seven-segment LEDs 3-0
0x1000_1000	0x1000_1FFF	Green LEDs *(required)*
0x1000_0000	0x1000_0FFF	Red LEDs *(required)*
0x0000_0800	0x0FFF_FFFF	(Reserved)
0x0000_0000	0x0000_07FF	Memory (2KiB) *(required)*

Table 1: LSU memory mapping

Tín hiệu	**Độ rộng**	**Cổng**	**Đặc tả**
i_clk	1	input	Chân Clock, cạnh lên
i_reset	1	input	Chân Reset, hoạt động ở mức thấp
i_lsu_addr	32	input	Địa chỉ cho dữ liệu đọc hoặc ghi
i_st_data	32	input	Dữ liệu được lưu trữ
i_lsu_wren	1	input	Chân cho phép ghi (1 là ghi)
o_ld_data	32	output	Dữ liệu đọc từ bộ nhớ
o_io_ledr	32	output	Ngõ ra cho đèn đỏ
o_io_ledg	32	output	Ngõ ra cho đèn xanh lá
o_io_hex0 …7	7	output	Ngõ ra cho led 7 đoạn
o_io_lcd	32	output	Ngõ ra cho thanh ghi LCD
i_io_sw3	32	input	Ngõ vào cho switches

Sơ đồ mạch của Memory & LSU:



2.7 Control Logic

Em sẽ chia các nhóm lệnh dựa trên opcode của bit [6:0], gồm có 6 nhóm lệnh chính là R-format, I-format(layout và load), S-format, B-format, J-format, U-format. Trong mỗi nhóm lệnh sẽ dùng funct 3 để phân biệt, nếu 2 câu lệnh giống nhau thì dùng thêm bit 5 của funct 7 để phân biệt

+R-format

funct7			funct3		opcode	
0000000	rs2	rs1	000	rd	0110011	add
0100000	rs2	rs1	000	rd	0110011	sub
0000000	rs2	rs1	001	rd	0110011	sll
0000000	rs2	rs1	010	rd	0110011	slt
0000000	rs2	rs1	011	rd	0110011	sltu
0000000	rs2	rs1	100	rd	0110011	xor
0000000	rs2	rs1	101	rd	0110011	srl
0100000	rs2	rs1	101	rd	0110011	sra
0000000	rs2	rs1	110	rd	0110011	or
0000000	rs2	rs1	111	rd	0110011	and

+I-format

			funct3		opcode	
imm[11:0]		rs1	000	rd	0010011	addi
imm[11:0]		rs1	010	rd	0010011	slti
imm[11:0]		rs1	011	rd	0010011	sltiu
imm[11:0]		rs1	100	rd	0010011	xori
imm[11:0]		rs1	110	rd	0010011	ori
imm[11:0]		rs1	111	rd	0010011	andi
0000000	shamt	rs1	001	rd	0010011	slli
0000000	shamt	rs1	101	rd	0010011	srli
0100000	shamt	rs1	101	rd	0010011	srai

+I-format for LOAD

		funct3		opcode	
imm[11:0]	rs1	000	rd	0000011	lb
imm[11:0]	rs1	001	rd	0000011	lh
imm[11:0]	rs1	010	rd	0000011	lw
imm[11:0]	rs1	100	rd	0000011	lbu
imm[11:0]	rs1	101	rd	0000011	lhu

+S-format

			funct3		opcode	
imm[11:5]	rs2	rs1	000	imm[4:0]	0100011	sb
imm[11:5]	rs2	rs1	001	imm[4:0]	0100011	sh
imm[11:5]	rs2	rs1	010	imm[4:0]	0100011	sw

+B-format

			funct3		opcode	
imm[12|10:5]	rs2	rs1	000	imm[4:1|11]	1100011	beq
imm[12|10:5]	rs2	rs1	001	imm[4:1|11]	1100011	bne
imm[12|10:5]	rs2	rs1	100	imm[4:1|11]	1100011	blt
imm[12|10:5]	rs2	rs1	101	imm[4:1|11]	1100011	bge
imm[12|10:5]	rs2	rs1	110	imm[4:1|11]	1100011	bltu
imm[12|10:5]	rs2	rs1	111	imm[4:1|11]	1100011	bgeu

+U-format

imm[31:12]	rd	0110111	LUI
imm[31:12]	rd	0010111	AUIPC

+J-Format

imm[20|10:1|11|19:12]			rd	1101111	JAL
imm[11:0]	rs1	000	rd	1100111	JALR

Sơ đồ khối



2.8. Single_cycle



3.Kết quả trên sever

3.1. Chạy ISA test



3.2. Chạy wave


Applications
Waveform 1 - Sim...
Terminal - ktmt_l0...
Fri 7 Nov, 19:15 ktmt_l01_l02_27
Waveform 1 - SimVision
cadence


Applications
Waveform 1 - Sim...
Terminal - ktmt_l0...
Fri 7 Nov, 19:14 ktmt_l01_l02_27
Waveform 1 - SimVision
cadence



4. Quartus

Logic Utilization/Total logic elements	30,034 / 33,216	90 %
Total registers	17536	